屬於設計和程式設計階段，除錯通過後還要交給晶片工廠生產，第一次生產一批交流片，然後測試這些晶片是否能用，最後才大批量生產，流片一次就要幾千萬或上億，非常燒錢

屬於積體電路生產的起步階段。類似於建立高樓大廈時候的建設圖紙設計和施工圖紙設計。

現在超大規模積體電路中最最關鍵的兩個工序：一個是晶圓的生產；另一個是將設計好的積體電路刻蝕到晶圓上，這就是由光刻機完成。

一般來說，晶片製造和設計是分開的兩大階段。因此設計不屬於製造階段。

晶片設計和生產的流程大致是這樣：

前端設計

架構設計

系統級建模，通常可用C或者SystemC建模，這一步可選邏輯設計，這一步生成晶片的RTL程式碼最終生成RTL程式碼，通常為Verilog HDL程式碼形式。

完成RTL設計後，可使用RTL程式碼進行功能模擬，驗證其邏輯正確性。

後端設計

綜合Synthesize（將RTL變成網表）

佈局佈線（生成帶各種引數如延時、耗電）

最終生成版圖，通常為GDS2格式。

完成後端設計後，可進行後模擬，驗證其實現的正確性和功耗、效能等。

樣片

將經過驗證的版圖發到廠家進行打樣，生產一小批。並測試這一批樣片，獲得各項資料。

量產

進行批量生產。

綜上所述，在設計流程中會有多次建模（系統級，RTL級，網表級，版圖級）。

小結一下，可以說：

建模和設計都是積體電路製造的前置階段，必須完成建模和設計才能進行批量製造。